Czas na chipy bez zegara

Zamieniamy dyktaturę na anarchię! Karl Fant mówi mi dobitnie. Ożywiony w kucyk, założyciel i dyrektor techniczny firmy Tezeusz Logic wypełnia tablicę imponującymi, ilustracyjnymi przykładami, klękając, by wykorzystać każdy skrawek dostępnego miejsca do pisania. Jest w skarpetkach. W końcu każdy chip zostanie zaprojektowany w ten sposób, deklaruje. To nieuniknione!

Nawet w Dolinie Krzemowej, gdzie założyciele firm oddają się nonkonformistycznym skłonnościom, biuro Fanta w Sunnyvale w Kalifornii jest niespodzianką. Jego niskie biurko pokryte jest bezkształtną masą notatek, transkrypcji i innych papierowych rzeczy, wszystkie wznoszące się nieco ku środkowi. Na podłodze nie ma porozrzucanych beztrosko poduszek, tylko krzesła. Jeśli jesteś mną, zaczynasz żałować, że nosisz sukienkę i zastanawiasz się, gdzie dokładnie masz siedzieć. Ale nie: Fant prowadzi cię do konwencjonalnej sali konferencyjnej obok, gdzie na szczęście jest krzesło. To tam zaczyna ewangelizować nadchodzącą rewolucję mającą na celu wyrwanie chipów komputerowych z ograniczeń przeszłości.

W jaki sposób? Wyrzucając zegar, podstawowy sposób, w jaki chipy od zarania ery komputerów organizowały i wykonywały swoją pracę. Nawet ci z nas, którzy nic nie wiedzą o mikroprocesorach, wiedzą coś o swoich zegarach — firma Intel od lat używa szybkości zegara swoich mikroprocesorów jako narzędzia marketingowego, gdzie szybciej znaczy lepiej. Liczba, która dominuje w większości reklam komputerowych, wraz z ceną, to etykieta taka jak 1,3 GHz (lub gigaherc). Liczba ta odnosi się do szybkości zegara, który reguluje wewnętrzne działanie mikroprocesora maszyny. Na przykład w każdym jednogigahercowym mikroprocesorze znajduje się oscylujący kryształ tykający miliard razy na sekundę. Inżynierowie są przeszkoleni w zakresie projektowania chipów, w których pierwszą kwestią jest wykonanie pracy, zanim nadejdzie następny takt. Chip bez zegara byłby tak samo przydatny jak strona tekstu bez spacji między literami. Dla większości projektantów układów scalonych trudno sobie wyobrazić wyrzucenie zegara.

Ale nie dla Fanta i jego kolegów obrazoburców pracujących nad bezzegarowymi chipami w start-upach, na uniwersytetach i w korporacyjnych laboratoriach. To mała grupa żarliwych wierzących. Ich coroczna konferencja przyciąga zaledwie kilkuset uczestników. Liderzy w terenie dobrze się znają i zapamiętują swoje numery telefonów komórkowych. Ale chociaż ich metody i rynki różnią się od siebie, są zjednoczeni w przekonaniu, że taktowane chipy dobiegły końca i są przekonani, że zalety ich indywidualnego podejścia, znanego alternatywnie jako konstrukcja asynchroniczna lub obwody samoczynne, są tak wielkie, że chip przemysł ostatecznie nie będzie miał innego wyboru, jak tylko to przyjąć.

Projektanci zdają sobie sprawę, że dystrybucja zegara w coraz bardziej skomplikowanych systemach staje się coraz trudniejsza i że prędzej czy później nie zadziała, mówi Alain Martin, profesor informatyki w Caltech, który zbudował pierwszy mikroprocesor bez zegara w 1989 roku. Wskazuje, że w miarę jak układy stają się coraz bardziej złożone, coraz więcej energii potrzebnej do ich działania pochłania sam zegar, który teraz musi koordynować pracę milionów tranzystorów.

Rezygnacja z tego narzutu daje duże korzyści chipom asynchronicznym. Jednym z nich jest znacznie poprawiona wydajność elektryczna, która bezpośrednio prowadzi do przedłużenia żywotności baterii. Technologia bez zegara zapewnia również przewagę szybkości obliczeniowej. W laboratoriach Sun Microsystems, Intel i IBM chipy bez zegara zwiększyły tempo, w jakim pracują procesory wysokiej klasy. W 1997 roku Intel opracował asynchroniczny, kompatybilny z Pentium układ testowy, który działał trzy razy szybciej, przy połowie mocy, niż jego synchroniczny odpowiednik.

W firmie Tezeusz Fant skupił się na jeszcze jednej korzyści płynącej z projektowania asynchronicznego. Ponieważ te chipy nie emitują sygnału o regularnym taktowaniu, tak jak robią to obwody taktowane, mogą wykonywać szyfrowanie w sposób, który jest trudniejszy do zidentyfikowania i złamania. Udoskonalone szyfrowanie sprawia, że ​​obwody asynchroniczne są oczywistym wyborem w przypadku kart inteligentnych — karty plastikowe z chipem, które zaczynają być używane do zastosowań wrażliwych na bezpieczeństwo, takich jak przechowywanie dokumentacji medycznej, elektroniczna wymiana funduszy i identyfikacja osobista.

Czy Fant, Martin i inni mistrzowie bez zegara mają rację? Szczerze mówiąc tak. A jednak pomimo wyraźnych zalet technologii, chipy bez zegara pozostają bardziej teorią niż praktyką. Na przykład urządzenie Intela nigdy nie wyszło z laboratorium. Fakt, że chipy bez zegara nie zyskują na popularności, czyni z nich doskonałe studium przypadku rozwoju z przytłaczającą obietnicą, które jednak napotyka ogromne przeszkody we wprowadzeniu na rynek – nawet w branży znanej z ciągłych i szybkich innowacji.

Nieobrana ścieżka

Twórcy nowoczesnej technologii komputerowej rozważali projektowanie asynchroniczne już w 1946 roku. Ale ci wcześni inżynierowie komputerowi wybrali zamiast tego zegar. W tamtym czasie był to właściwy wybór, mówi Jo Ebergen, starszy inżynier personelu w firmie Sun, który pracuje w asynchronicznej grupie badawczej kierowanej przez członka firmy Sun i wiceprezesa Ivana Sutherlanda. (W 1989 r. Sutherland, najbardziej znany jako pionier grafiki komputerowej, napisał artykuł, w którym niemal w pojedynkę ponownie zainteresował się technologią chipów bez zegara). dodaje, że naprawdę nie mogliby zbudować niezawodnego komputera bez zegara sterującego całą sprawą. Korzystając z zegara, inżynierowie mogli zbudować zabezpieczenia, które sprawią, że komputery będą niezawodne, nawet jeśli części, z których zostały wykonane, nie były.

Z tego pierwszego wyboru pochodzi efekt walca parowego prawa Moore'a, w którym prawie wszystkie badania, rozwój i produkcja w branży półprzewodników koncentrowały się na taktowanych chipach. W latach sześćdziesiątych pojęcie chipów bez zegara prawie zniknęło - utrzymywane przy życiu tylko przez ezoteryczne gazety lub dwie publikowane na uniwersytetach. W dzisiejszych żetonach zegar pozostaje zatem kluczową częścią akcji. Gdy mikroprocesor wykonuje daną operację, sygnały elektroniczne wędrują po mikroskopijnych paskach rozgałęzionych metali, ponownie się przecinając, napotykając bramki logiczne — aż w końcu zdeponują wyniki obliczeń w tymczasowym banku pamięci zwanym rejestrem. Powiedzmy, że chcesz pomnożyć 4 przez 6. Gdybyś mógł zwolnić chip i zajrzeć do rejestru w trakcie wykonywania obliczeń, możesz zobaczyć, jak wartość zmienia się wiele razy, powiedzmy, od 4 do 12 do 8, zanim ostatecznie się ustali w dół do prawidłowej odpowiedzi. Dzieje się tak, ponieważ sygnały przesyłane w celu wykonania operacji przemieszczają się wieloma różnymi ścieżkami, zanim dotrą do kasy; dopiero po zakończeniu podróży wszystkich sygnałów jest zapewniona prawidłowa wartość. Rolą zegara jest zagwarantowanie, że odpowiedź będzie gotowa w określonym czasie. Układ jest zaprojektowany tak, że nawet najwolniejsza ścieżka w obwodzie — ścieżka z najdłuższymi przewodami i największą liczbą bramek — gwarantuje dotarcie do rejestru w ciągu jednego taktu.

Dzięki centralnemu zegarkowi sterującemu akcją inżynierowie nie muszą się martwić o różne długości milionów nieskończenie małych przewodów; sygnały mogą docierać do kasy w dowolnej kolejności, o ile wszystkie zaaklimatyzują się przed kolejnym tykaniem zegara. Zespoły składające się z setek inżynierów mogą koordynować swoją pracę zgodnie z jednoczącą zasadą zegara. I wszyscy zyskujemy: dyscyplina projektowania opartego na zegarze pozwoliła, aby magia wykładniczego wzrostu wydajności chipów przetrwała przez ponad 30 lat. Zegar musi spaść, ponieważ jest to jeden z najbardziej błyskotliwych pomysłów w projektowaniu, mówi Kevin Normoyle, wybitny inżynier w firmie Sun, który pracuje nad projektowaniem mikroprocesorów Sparc firmy Sun. To takie proste, a mimo to jest to podejście, które rozwinęło się i działa teraz dla milionów tranzystorów.

Ale po pewnym czasie podkręcanie częstotliwości zegara staje się ćwiczeniem w zmniejszaniu zwrotów. Właśnie dlatego chip jednogigahercowy nie działa dwa razy szybciej niż chip 500-megahercowy. Zegar, wykonując pracę, którą musi wykonać, aby skoordynować miliony tranzystorów w układzie scalonym, generuje własne narzuty. Im szybszy zegar, tym większe staje się obciążenie. Zegar w najnowocześniejszym mikroprocesorze może zużywać do 30 procent mocy obliczeniowej układu, przy czym odsetek ten rośnie w coraz szybszym tempie wraz ze wzrostem prędkości zegara. To tak, jakby fabryka została opanowana przez nadzorców uzbrojonych w stopery, którzy poprawili wydajność, ale także zajmowali coraz więcej miejsca zajmowanego przez pracowników i maszyny.

Taktowane chipy stają się również poważnymi źdźbłami energii: praca polegająca na koordynowaniu dziesiątek milionów tranzystorów z miliardem tyknięć na sekundę wymaga zużycia dużej ilości energii, z której większość kończy się w postaci ciepła. Patrick Gelsinger, dyrektor ds. technologii w Intelu, odniósł się do problemu w swoim przemówieniu na Międzynarodowej Konferencji Układów Półprzewodnikowych w lutym ubiegłego roku. Gelsinger tylko połowicznie żartował, kiedy powiedział, że jeśli mikroprocesory nadal będą sterowane przez coraz szybsze zegary, to do 2005 roku chip będzie działał tak gorąco jak reaktor jądrowy.

Być może najbardziej palącym problemem związanym z konwencjonalnymi mikroprocesorami jest to, że można tylko przyspieszyć zegar układu, zanim wpadniesz w niewygodne fizyczne realia. W dzisiejszych chipach jednogigahercowych impulsy elektroniczne oznaczające binarne jedynki i zera ledwo mogą przebić się przez chip w ciągu jednego uderzenia zegara. Ale w dwugigahercowych chipach, które mają pojawić się w ciągu najbliższych kilku lat, nie będzie to już prawdą. Rola, jaką odgrywa teraz zegar, synchronizujący całą pracę na chipie, zacznie się psuć.

Bez zegara na ratunek

Wyrzucając zegar, twórcy żetonów będą mogli uciec z tego wiązania. Chipy bez zegara pobierają energię tylko wtedy, gdy jest pożyteczna praca do wykonania, umożliwiając ogromne oszczędności w urządzeniach zasilanych bateryjnie; na przykład pager oparty na asynchronicznym układzie scalonym, sprzedawany przez firmę Philips Electronics, działa prawie dwa razy dłużej niż
produkty konkurencji, które wykorzystują konwencjonalne taktowane chipy.

Podobnie jak zespół koni, który może biec tylko tak szybko, jak jego najwolniejszy członek, taktowany chip nie może biec szybciej niż jego najbardziej leniwy element logiki; odpowiedź nie jest gwarantowana, dopóki każda część nie zakończy swojej pracy. Z kolei tranzystory w asynchronicznym układzie scalonym mogą niezależnie wymieniać informacje, bez konieczności czekania na wszystko inne. Wynik? Zamiast całego chipa działającego z prędkością najwolniejszych komponentów, może działać ze średnią prędkością wszystkich komponentów. Zarówno w firmie Intel, jak i Sun podejście to doprowadziło do prototypów chipów, które działają od dwóch do trzech razy szybciej niż porównywalne produkty wykorzystujące konwencjonalne obwody.

Spójrz na to w ten sposób, mówi Ebergen z Intela. Dajesz mi teczkę, ja nad nią pracuję, oddaję Ci, a fakt, że ją oddaję, świadczy o tym, że skończyłem. Nie musimy komunikować się co pięć sekund. Możemy wykonać pracę znacznie szybciej, uzgadniając między nami, kiedy zacząć, a kiedy skończyć, i nie martwić się o synchronizację naszej pracy na każdym kroku.

Kolejną zaletą chipów bez zegara jest to, że emitują bardzo niski poziom szumu elektromagnetycznego. Im szybszy zegar, tym trudniej jest zapobiec ingerencji urządzenia w inne urządzenia; rezygnacja z zegara całkowicie eliminuje ten problem. Połączenie niskiego poziomu hałasu i niskiego zużycia energii sprawia, że ​​chipy asynchroniczne są naturalnym wyborem dla urządzeń mobilnych. Nisko wiszący owoc chipów bez zegara znajdzie się w urządzeniach komunikacyjnych, poczynając od telefonów komórkowych, mówi Yobie Benjamin, strateg technologiczny w firmie konsultingowej Ernst and Young. Benjamin jest tak przekonany o obietnicy tej technologii, że osobiście zainwestował w Asynchronous Digital Design, działający bez zegara start-up z Caltech.

Dwie inne nowe firmy, Tezeusz i Manchester, z siedzibą w Anglii, Self-Timed Solutions, koncentrują się na chipach bez zegara do kart inteligentnych. Fant utrzymuje, że kluczowym problemem powstrzymującym karty inteligentne jest to, że konwencjonalne chipy ułatwiają złamanie kodów zabezpieczających chipa, obserwując sygnały. Zegar jest jak duży sygnał, który mówi: „Ok, spójrz teraz” – mówi Fant. To jak szukanie kogoś w orkiestrze marszowej. Asynchroniczny jest bardziej jak tłum w młynie. Nie ma wyraźnego sygnału do oglądania. Potencjalni hakerzy nie wiedzą, od czego zacząć.

Szybkość, wydajność energetyczna i niewidzialność brzmią jak ważne cele dla każdego chipa, nie tylko tych używanych w kilku niszowych aplikacjach. Ale podczas gdy Sun, IBM i Intel mają małe grupy badawcze pracujące nad projektami asynchronicznymi dla aplikacji specjalistycznych, ani oni, ani nikt inny nie ogłosił prac nad uniwersalnym mikroprocesorem bez zegara. Wydaje się to dziwne niedopatrzenie. Branża, która uważa poprawę szybkości procesora za niemal święty cel, porzuciła jedną z najbardziej obiecujących możliwości przyspieszenia pracy chipów. Musisz tylko zapytać dlaczego.

Dlaczego na przykład Intel zrezygnował ze swojego asynchronicznego układu? Odpowiedź brzmi, że chociaż chip działał trzy razy szybciej i zużywał połowę energii elektrycznej niż jego taktowane odpowiedniki, nie było to wystarczające ulepszenie, aby uzasadnić przejście na radykalną technologię. Asynchroniczny układ scalony w laboratorium może o lata wyprzedzać jakikolwiek projekt synchroniczny, ale systemy projektowania, testowania i produkcji, które obsługują konwencjonalną produkcję mikroprocesorów, nadal mają około 20-letnią przewagę nad wszystkim, co obsługuje produkcję asynchroniczną. Każdy, kto planuje opracować chip bez zegara, będzie musiał znaleźć sposób na zwarcie tego ołowiu.
Jeśli masz trzy razy więcej mocy przy projektowaniu asynchronicznym, ale dostanie się na rynek zajmuje ci pięć razy więcej czasu, no cóż, tracisz, mówi starszy naukowiec Intela Ken Stevens, który pracował nad projektem asynchronicznym z 1997 roku. Nie wystarczy być wizjonerem ani mówić, jak wspaniała jest ta technologia. Wszystko sprowadza się do tego, czy możesz zrobić to wystarczająco szybko i wystarczająco tanio i czy możesz to robić rok po roku.

Asynchroniczny układ Philipsa dał firmowym pagery prawie dwa razy dłuższą pracę przy tej samej mocy baterii, niż taktowane alternatywy. Ale jego debiut w 1998 roku nastąpił po dekadzie oddanych badań. Badacze zajmujący się asynchronią od samego początku rozumieli, że ich zadaniem nie jest tylko zbudowanie kolejnego chipa, ale raczej zbudowanie sposobu na zaprojektowanie, przetestowanie i wyprodukowanie tego chipa. A to nie było łatwe.

Grać w łapanie

Pierwszą poważną barierą we wprowadzaniu na rynek chipów bez zegara jest brak zautomatyzowanych narzędzi przyspieszających ich projektowanie. Dwadzieścia lat temu garstka inżynierów potrafiła rozłożyć obwody układu scalonego na papierze. Dziś w zespołach pracują setki inżynierów, a jedyną nadzieją na koordynację ich działań jest wykorzystanie wyrafinowanych narzędzi komputerowych. Jednak projektanci układów asynchronicznych stają przed problemem „kurczaka i jajka”: jeśli nie ma masowego rynku chipów asynchronicznych, nie ma zachęty do tworzenia narzędzi do ich budowy; jeśli nie ma narzędzi, nie powstają wióry. Ten sam problem dotyczy rozwoju technologii testowania chipów. Bez znacznej liczby obwodów asynchronicznych do przetestowania nie ma rynku narzędzi testowych innych firm.

W przypadku chipów pagera firma Philips zdecydowała, że ​​jedynym wyjściem z tej pułapki jest zainwestowanie w rozwój potrzebnych narzędzi. Po 13 latach badań jesteśmy teraz blisko skutecznego i wydajnego podejścia do testowania obwodów asynchronicznych, mówi badacz Philips Kees van Berkel, który pracował w zespole asynchronicznym holenderskiego giganta od wczesnych lat 80-tych. A Philips nie jest osamotniony w tej wyprawie. Aby nadać rozpędu asynchroniczne układy scalone, dwóch informatyków — Steven Nowick z Uniwersytetu Columbia i Steve Furber z Uniwersytetu w Manchesterze — opracowało narzędzia do projektowania, które rozdają jako oprogramowanie typu shareware. Narzędzia są teraz przeszkodą, mówi Nowick. Jeśli nie masz narzędzi, nie możesz robić rzeczy w sposób przenośny i nie możesz szkolić ludzi, aby stali się ekspertami.

Poza nową generacją sprzętu do projektowania i testowania, pomyślne opracowanie chipów bez zegara wymaga ludzi, którzy rozumieją projektowanie asynchroniczne. Taki talent jest rzadki, ponieważ zasady asynchroniczne kłócą się ze sposobem, w jaki prawie każda uczelnia uczy studentów inżynierii. Konwencjonalne chipy mogą mieć wartości docierające do rejestru niepoprawnie i poza kolejnością; ale w chipie bez zegara wartości, które docierają do rejestrów, muszą być poprawne za pierwszym razem. Jednym ze sposobów osiągnięcia tego celu jest zwrócenie szczególnej uwagi na takie szczegóły, jak długość przewodów i liczba bramek logicznych podłączonych do danego rejestru, dzięki czemu sygnały docierają do rejestru w odpowiedniej kolejności logicznej. Oznacza to jednak, że projekt fizyczny jest o wiele bardziej skrupulatny, niż projektanci synchroniczni zostali przeszkoleni.

Alternatywą, stosowaną przez Tezeusza i innych, jest otwarcie osobnego kanału komunikacji na chipie. Taktowane chipy reprezentują jedynki i zera przy użyciu niskich i wysokich napięć na jednym przewodzie; Z drugiej strony obwody dwutorowe wykorzystują dwa przewody, dzięki czemu ścieżki komunikacyjne chipa nie tylko przesyłają bity, ale także wysyłają sygnały uścisku dłoni, aby wskazać, kiedy praca została zakończona. Fant dodatkowo proponuje zastąpienie konwencjonalnego systemu logiki cyfrowej tym, co nazywa logiką konwencji zerowej, schematem, który identyfikuje nie tylko tak i nie, ale także jeszcze nie ma odpowiedzi – wygodny sposób rozpoznawania przez chipy bez zegara, kiedy operacja nie została jeszcze zakończona. . Wszystkie te pomysły i podejścia są na tyle różne, że ich realizacja może zmylić umysł inżyniera wyszkolonego w projektowaniu z rytmem zegara. Nic dziwnego, że dwa najnowsze asynchroniczne start-upy, Asynchronous Digital Devices i Self-Timed Solutions, są zamieszkane przez studentów wywodzących się z Caltech i University of Manchester, gdzie badania nad chipami bez zegara trwają najdłużej.

Aby chip odniósł sukces, wszystkie trzy elementy – narzędzia do projektowania, wydajność produkcji i doświadczeni projektanci – muszą się połączyć. Kadra asynchroniczna ma bardzo obiecujące pomysły, mówi Max Baron, analityk mikroprocesorowy i redaktor branżowego biuletynu Raport mikroprocesorowy . Ale nie mają rzeczywistej maszyny i nie udowodnili, że wiedzą, jak ją zbudować.

Chociaż przejście chipów bez zegara do głównego nurtu zajmie znacznie więcej czasu, już widzimy początki tego przejścia. Intel, który odłożył na półkę swój projekt chipów asynchronicznych w 1997 roku, włączył elementy swojej technologii bez zegara do chipa Pentium 4, który wypuścił w tym roku. Wprowadzamy projektowanie asynchroniczne od podstaw, projektując niektóre fragmenty odblokowanej logiki w chipie, który nadal ma konwencjonalną konstrukcję, mówi Stevens. W tym momencie, jeśli możemy coś zrobić asynchronicznie i jest to lepsze pod względem zużycia energii, to zrobimy to.

A co z ekstrawagancko przepowiedzianą rewolucją Karla Fanta? W branży tak dojrzałej jak produkcja chipów nie da się zastąpić dyktatury anarchią z dnia na dzień. Ale z biegiem czasu równowaga prawdopodobnie przesunie się w kierunku konstrukcji bez zegara; Zostanie napisanych wystarczająco dużo artykułów, wystarczająco zbudowanych narzędzi, wystarczająco wykształconych inżynierów, że nie będzie już nierealne wyobrażenie sobie marketingu takiego chipa nawet poza wyspecjalizowanymi niszami. Kiedy ludzie zrozumieją, jak łatwo to zrobić, bardziej naturalne stanie się myślenie o asynchronii, mówi inżynier Sun, Normoyle. Ludzie tego nie zrobią, bo to ciekawe. Zrobimy to, bo to prostsze niż coś innego. Naszym jedynym celem jest być lepszym od pozostałych. Przełącznik nadejdzie, gdy synchronizacja nie będzie już wystarczająco dobra.

Zwycięzcami tej kolejnej fali innowacji będą firmy, które wybiorą właściwy moment, aby zeskoczyć z krzywej. Chipy bez zegara mają obietnicę zrewolucjonizowania branży, szybkiego przyspieszenia nieustannego dążenia do szybszych i tańszych chipów, których oczekujemy od prawa Moore'a. Kto powie, co może być możliwe? Dlaczego nie w pełni asynchroniczny układ scalony zgodny z produktami firmy Intel?

Jeśli ktoś to zrobi, przez wiele lat będzie miał poważną przewagę konkurencyjną, mówi Stevens z Intela. Tłumaczenie? Więc tak, martwimy się.
Niech rozpocznie się anarchia.

ukryć